系統級芯片(SoC)設計服務供應商正面臨越來越大的壓力，需要不斷增強其設計和服務的靈活性。隨著靈活性的增加又要求供應商更加仔細地驗證整個系統，而仿真則是驗證的核心。本文以通用控制器為例，討論仿真在功能驗證中的作用。
在討論SoC設計時，功能驗證是zui爭議性話題之一，可編程通用控制器也不例外。SoC主要針對便攜式消費電器市場，如MP3播放器和yi動電話等產品，我們對此花費大量時間進行可行性研究，力圖使最先提出的要求得到優化。一個結構完整、計劃周密的功能驗證要占整個項目預算的40%，這樣做的結果可使客戶在拿到原始樣品的一周內就可在器件上完成MP3音樂處理。
這類器件有幾個關鍵要求。首先顧名思義，可編程通用控制器必須靈活才能保證能在盡可能多的便攜式應用中得到支持；此外，由于它定位于便攜式應用，功耗是主要考慮因素，這就要求有多種功率管理模式和功能強大且復雜的時鐘方案；對很多該類器件來說，數據安全是另一個主要考慮因素，因此要用大量時間來保證存儲在嵌入式存儲器里的數據受到仔細的劃分和保護。
器件分為三個區：處理器子系統、通信接口和管理模塊，整個結構建立在ARM7TDMI系統處理器上(圖1)，并有一些嵌入式存儲器和外設支持處理器的工作，包括UART、定時器、實時時鐘(RTC)、監視計時器和中斷控制器，另外還有專用通信外設包括USB功能內核、GPIO(通用輸入輸出)、UART和同步串行接口(SSP)等，以便于與外部器件的連接。專用管理電路則有電源、存儲器保護、安全電路、復位以及時鐘管理模塊等設計。
高帶寬外設置于Amba高性能總線(AHB)上，包括USB內核和存儲器模塊。AHB最高時鐘頻率為64MHz，為保證AHB外設符合ARM Amba標準，可由客戶提供USB，由芯片供應商與IP庫供應商提供存儲器模塊，這就是說需要設計特殊的封裝接口。另外還要設計存儲器保護單元，管理存儲器分區。
從上可以看出，一項很大且必須要認真對待的問題就是要從多個不同來源得到眾多不同的IP，因為不可能也沒必要在一個SoC(如本文所述的例子)設計中wan全驗證所有功能模塊，畢竟采取IP復用方法的主要原因是為了縮短面市時間。
如前所述，設計既包括幾種來源不同的IP，也有原始邏輯。雖然新邏輯必須要作全面測試(這非常重要)，但對于已有的硅片模塊，集成時只需驗證其接口保證集成正確即可，這就是控制器設計方法。
綜合測試
我們建立一組回歸模擬模型，全面測試所有器件接口和新邏輯。但在某些時候，回歸模型會因為時間運行太長而不能控制，而且結果會消失，因為被測區域經常有大量重復。由于總擔心還有缺陷存在，所以很難判斷何時應停止測試。
對這類設計進行模擬時通常的做法是采用分段方式。雖然在開發含有嵌入式處理器的SoC時采取這種分段模擬方式很重要，但并不能保證加上軟件后該器件功能就正確，因此人們普遍認為光靠模擬還不行。和模擬環境相比，把軟件放在芯片上運行可以使芯片以更多種方式工作，并且更加che底。
對于可編程通用控制器之類的器件，含有嵌入式處理器所帶來的好處經常會被忽略。我們在模擬環境中采取的方法是以匯編程序為主的測試，針對特定的要求，它包括用存儲器映射基準測試模塊，使驗證過程的各方面(配置、合格/不合格檢驗和性能)通過匯編代碼本身進行控制。
這也是我們所采納的一個經過考驗的方法，盡管用這些不同水平的模擬和增加代碼范圍來保證試驗已經足夠，但也不能忽視在器件上運行的軟件，它畢竟是系統的一個有機組成部分。
在控制器開發中采用的另一個功能強大的驗證技術是仿真，我們使用一個含有ARM處理器的現成仿真板。這是一種低成本高效率方案，其主要優點是便攜性好，能讓客戶進行初始軟件開發，而且還讓我們對設計的RTL代碼進行更詳盡的試驗，其數據輸出能力明顯高于仿真環境所能實現的程度。
從客戶觀點看，應用仿真環境背后的主要動力是客戶以及客戶的客戶都能方便地開發應用代碼，這種方式很成功。一旦開發出與仿真有關的測試和軟件，問題的數量將會下降，但是發現的問題其復雜性和嚴重程度卻增加了。最復雜的問題一般只能通過應用仿真之類的技術才能發現，使用仿真的主要目的是在RTL用到芯片之前更che底地預先運行，因此先要把未修改的RTL用到FPGA中。
對于任何仿真方法，無論大小還是成本高低，都需要做一些折衷。系統速度必須可以按比例變化，就像我們的仿真方法一樣，還必須考慮構建方案，因為一個Altera FPGA的容量是有限的。 HSPACE=12>器件內的SSP模塊樣式有重復，所以不需要所有的都做仿真。可考慮兩種配置情況。可以證明，對控制器進行仿真具有很大價值。